模拟 IC 工程师候选人
高展铭
聚焦高速时钟生成、PLL/CDR 与 SerDes 相关模拟与混合信号 IC 设计， 具备 TSMC 65nm / 28nm 工艺下的流片、后仿与测试经验。
邮箱
a2653258320@163.com
手机号
13942755102
研究方向
PLL / CDR / SerDes Clocking
能力闭环
架构分析 -> 电路设计 -> 后仿验证 -> 测试解释
实验室
模拟集成电路与系统教育部重点实验室
代表项目
岗位匹配分析
基于项目经历、技能标签与岗位关键词，查看 PLL / CDR / Clocking / SerDes 相关岗位的匹配证据链。