Skills

个人技能

模拟与混合信号 IC 设计相关的电路方向、EDA Flow、仿真验证与测试经验。

01

设计入口

从指标、频段、工艺与系统约束出发，确定架构路径和关键模块边界。

  1. 指标拆解频率范围、噪声、功耗、锁定速度
  2. 架构选择PLL / CDR / 注入锁定 / 分频路径
  3. 预算分配Noise / Jitter / Loop Bandwidth
02

电路实现

围绕高速时钟链路与数据恢复链路，完成原理图、版图协同和关键寄生控制。

  1. 核心振荡VCO / Injection Locking / 多相时钟
  2. 环路链路PFD/CP、Divider、DSM/DTC、LPF
  3. 数据恢复CDR、BBPFD、FD、Lock Detector
03

验证闭环

通过前仿、后仿、PVT/Corner 和高速瞬态验证，把模块指标收敛到系统目标。

Cadence Virtuoso Spectre / ADE PEX / EMX PVT / Corner
  1. 前仿建模Cadence Virtuoso / Loop Simulation
  2. 寄生提取PEX / EMX / 关键高速节点检查
  3. 边界验证PVT、Corner、High-speed Transient
04

流片与测试

结合版图、封装、仪器和数据分析定位问题，形成从设计到测试结果的解释链。

AWG 相噪仪 VNA 高速测试链路
  1. 测试准备Post-layout、封装/板级影响评估
  2. 仪器测量AWG、相噪仪、VNA、高速测试链路
  3. 结果解释数据清洗、指标对齐、AI Agent 辅助整理

能力纵向拆解

Architecture

架构确认

能把频率范围、噪声、功耗、锁定速度、面积和测试可观测性拆成可设计的约束，并判断适合采用环路、注入锁定、分频或搜索控制等路径。

Circuit

电路实现

关注高速节点、摆幅、负载、寄生、匹配和工艺波动对电路行为的影响，能在晶体管级和系统级之间来回校验假设。

Verification

仿真验证

能够用 PVT、Corner、PEX、环路瞬态和频域指标检查设计边界，区分模型问题、寄生问题、环路问题和测试口径问题。

Measurement

测试验证

能把仪器设置、板级环境、封装影响和片上结果联系起来，解释相噪、锁定动态、频率覆盖、能效等指标背后的电路原因。